课程项目，面向核测量场景模拟脉冲信号采集。负责FPGA端ADC接口、FIFO缓存与触发模块设计，用Verilog编写并通过ModelSim仿真验证时序。与同组两名同学分工完成硬件连接与上位机联调。在实验室以信号发生器输入1MHz方波、采样率50MSPS条件下测试，触发捕获正确率由85%提升至98%，整理测试报告与模块接口说明。

个人项目，在PYNQ-Z2开发板上实现脉冲峰值检测与计数算法。采用流水线结构完成峰值搜索与阈值比较模块，用Vivado仿真验证功能，并对比MATLAB浮点模型校验精度。在自建测试集（500组仿真脉冲，幅值0.2~1.0V）上，峰值定位误差控制在2个采样点内，资源占用较初版减少约18%，撰写设计文档记录算法与调试过程。