在课程项目中负责SRAM读写时序验证，基于Verilog搭建仿真环境，编写定向用例覆盖地址切换、写使能与读延迟等场景。使用ModelSim进行仿真，通过波形比对定位建立保持时间违例，结合日志排查读写冲突。与同组同学分工完成功能覆盖率统计与验证报告，在课程验收环境中用例通过率由初版提升至约九成，并将问题记录整理成调试笔记，为后续回归提供参考。

在个人项目中用Python脚本批量生成激励并驱动仿真回归，自动收集日志与波形文件。针对状态机跳转异常，编写断言辅助定位，减少人工比对时间。在本地实验环境对约两百条用例进行回归，异常定位耗时从小时级缩短至分钟级。整理脚本与说明文档，作为个人验证流程练习，并复盘覆盖率收敛与调试步骤，为存储芯片验证方向积累脚本化与问题定位经验。