意向岗位为FPGA开发工程师。主修电子信息工程相关课程，系统学习数字电路、Verilog/VHDL与FPGA开发流程，能独立完成数字逻辑设计、仿真验证与时序收敛。在课程项目中完成数据通路模块的RTL实现与板级调试，通过仿真定位并修复时序违例，熟悉Vivado工具链与约束编写。对量子通信硬件方向有浓厚兴趣，具备通信系统相关的硬件实践基础，愿意在北京长期投入FPGA开发工作。