背景：参与28nm逻辑芯片工艺整合项目，协助工程师完成工艺参数优化与良率提升。任务：负责收集并分析光刻、刻蚀、薄膜沉积等关键工艺环节的在线数据，识别异常点并反馈至工艺调整。工具/方法：使用JMP进行统计过程控制（SPC）分析，结合SEM/TEM图像辅助缺陷定位；采用DOE方法设计实验验证最佳工艺窗口。协作对象：与光刻、刻蚀、薄膜及量测组工程师紧密配合，参与每日良率会议并记录行动项。