基于0.18μm BCD工艺设计一款轨到轨输入、低功耗运算放大器。使用Cadence Virtuoso完成电路原理图与版图设计，通过Spectre仿真验证开环增益≥100dB、单位增益带宽≥10MHz、静态功耗≤50μW。流片测试结果显示芯片性能与仿真吻合度达95%，相关成果已申请实用新型专利。此外，针对温度漂移问题进行了补偿电路优化，使失调电压温漂降低至5μV/℃。

采用Sobel算法在Xilinx Artix-7 FPGA上实现实时边缘检测。使用Verilog HDL编写图像采集、缓存与处理模块，通过Modelsim仿真验证时序正确性。联合光学工程师搭建测试平台，在640×480分辨率下达到60fps处理速度，误检率低于3%。项目获校电子设计竞赛一等奖。后续进一步优化了算法流水线，将资源占用减少20%，并撰写了技术报告供团队参考。