简历范文预览模板样式 · 文字可复制
AI简历就选HI简历下载无水印AI简历就选HI简历下载无水印AI简历就选HI简历下载无水印AI简历就选HI简历下载无水印AI简历就选HI简历下载无水印AI简历就选HI简历下载无水印AI简历就选HI简历下载无水印AI简历就选HI简历下载无水印AI简历就选HI简历下载无水印AI简历就选HI简历下载无水印AI简历就选HI简历下载无水印AI简历就选HI简历下载无水印AI简历就选HI简历下载无水印HI简历下载无水印
求职者
版图设计工程师
13800000000candidate@example.com微电子科学与工程方向求职者北京市
个人总结
我是微电子科学与工程专业2026届本科生，熟悉CMOS工艺流程与版图设计规则，能使用Virtuoso完成模块级版图绘制，并用Calibre进行DRC/LVS验证与寄生参数提取。课程项目中负责两级运放版图布局与差分对共质心绘制，协助整理评审记录并跟踪问题闭环。希望在校招中应聘版图设计工程师岗位。
教育经历
示例理工大学-微电子科学与工程本科本科
2022年09月-2026年06月
示例理工大学微电子科学与工程专业本科，2022年9月至2026年6月。主修半导体物理、模拟集成电路设计、数字集成电路设计、集成电路工艺等课程，完成两级运算放大器版图设计等课程项目。
工作经历
某集成电路设计公司-版图设计实习生 版图设计部
2025年03月-2025年06月
参与模拟模块版图绘制与验证。依据原理图整理器件清单，在Cadence Virtuoso中协助完成基础单元布局布线，使用Calibre进行DRC/LVS检查并记录报错位置。与电路设计工程师和版图组长对接修改意见，参与每周版图评审。实习期间协助完成2个模块版图初版，自检阶段DRC问题从平均10处降至5处，单模块检查耗时由约4小时缩短至2小时（基于组内自检记录）。
项目经历
两级运算放大器版图设计-课程项目负责人
2024年09月-2025年01月
在《模拟集成电路设计》课程中，负责0.18μm工艺下两级运放版图整体布局规划与差分对共质心绘制，使用Virtuoso完成版图、Calibre进行DRC/LVS验证，与两名组员分工完成走线与后仿。最终DRC/LVS通过，后仿增益较前仿下降约1.5dB（TT工艺角、27℃、典型电源），版图面积控制在0.012mm²以内。
电流镜版图练习与培训-兴趣小组组长
2023年10月-2024年05月
在校园芯片版图兴趣小组中，组织4次版图基础培训，讲解工具操作与DRC排查流程，带领低年级同学完成电流镜版图练习。使用Virtuoso与Calibre演示验证步骤，通过问卷收集反馈，参与同学对工具上手难度评分从4.2分降至3.1分（5分制，回收18份），整理1份图文操作手册供后续复用。
社团和组织经历
校内学生组织-学生组织成员 活动组
2023年09月-2024年06月
担任校园芯片版图兴趣小组组长，组织4次版图基础培训，带做电流镜版图练习，演示DRC排查流程，整理1份图文操作手册供后续成员复用。
荣誉奖项
校级三好学生
院级优秀学生干部
其他
- 技能: 熟练使用Cadence Virtuoso进行模块级版图绘制与布局规划，掌握Calibre DRC/LVS验证流程，能定位并修复常见版图错误。; 理解CMOS工艺流程与版图设计规则，具备匹配、寄生优化意识，能协助完成版图评审记录整理与问题闭环。
- 证书: 全国计算机等级考试二级（C语言）
- 语言: 大学英语四级（CET-4），能阅读英文工艺文档与工具手册；普通话二级甲等。
相关范文和指南
查看全部FPGA工程师2026/9/21
校招FPGA工程师简历范文
这是一份面向2026届校招的FPGA工程师中文简历范文。候选人就读于示例大学电子信息工程专业，具备Verilog、Vivado与ModelSim工具链的课程项目与实习经历，内容覆盖模块设计、仿真验证与上板调试，适合参考其任务描述与结果量化方式。
FPGA工程师范文参考可复制
查看范文›
芯片设计工程师2026/9/19
校招芯片设计工程师简历范文
本范文面向2026届微电子科学与工程本科生，目标岗位为芯片设计工程师。候选人具备数字前端RTL设计基础，参与过SPI接口模块开发与验证实习，完成流水线处理器等课程项目，技能与证书匹配校招要求，可供同类背景学生参考。
芯片设计工程师范文参考可复制
查看范文›
UDG联创设计通用校招岗位投递2026/10/12
UDG联创设计通用校招岗位投递简历范文
面向UDG联创设计校招的通用校招岗位方向，重点展示经历梳理、成果表达、投递检查。经历与成果为示例，请替换为本人真实信息；不代表企业官方模板。
UDG联创设计通用校招岗位投递范文参考可复制
查看范文›