在电子信息工程课程综合设计中，负责3×3均值滤波的FPGA实现。拆解图像缓存、行缓冲与卷积计算任务并分配给组员，使用Verilog和Vivado完成模块设计与仿真，借助MATLAB进行定点化对比验证。与组员协作完成模块联调，在实验室开发板上对640×480灰度图测试，单帧处理延迟约十毫秒，资源占用较参考设计降低约一成，课程验收合格。

利用课余时间在FPGA开发板上练习状态机与按键消抖设计。独立完成按键采样、消抖状态机与PWM呼吸灯模块的Verilog代码编写，使用Vivado进行仿真与上板验证。与同学互相评审代码，修正两处复位逻辑问题。最终实现按键切换四种灯效，消抖稳定时间约二十毫秒，并整理设计说明与波形截图作为学习记录。